

doi: 10.3969/j.issn.1006-1576.2011.09.022

一种基于 HI6110 的 1553B BM 板卡设计方法

陈伟, 严发宝, 唐建, 张京

(中国兵器工业第五八研究所军用电子产品事业部, 四川 绵阳 621000)

摘要: 针对军用航空领域对 1553B 板卡的巨大需求, 提出一种基于 HI6110 的 1553B BM 板卡设计方法。在介绍 1553B 总线以及 HI6110 芯片的基础上, 从处理器设计、HI6110 设计、FPGA 设计、FLASH 设计方面进行了硬件设计, 并给出了软件功能模块及软件流程。实际应用结果证明: 该方法可靠性高, 与其他设计方法相比具有成本低等优势。

关键词: 1553B; HI6110; 总线监控器

中图分类号: TJ02 **文献标志码:** A

A New Method of 1553B BM Board Design Based on HI6110

Chen Wei, Yan Fabao, Tang Jian, Zhang Jing

(Dept. of Military Electronics Products, No. 58 Research Institute of China Ordnance Industries, Miangyang 621000, China)

Abstract: Aimed at the requirement of 1553B board in the aviation field, put forward a new design method of 1553B BM board design based on HI6110. First, the 1553B bus and the HI6110 chip was introduced, and then the some design aspects were given, such as the processor designed, HI6110 designed, FPGA designed and FLASH designed. At last, the software functions model and the software flow was expounded. The results showed this new method has advantages in reliability, cost, etc.

Keywords: 1553B; HI6110; bus monitor

0 引言

1553B 总线是为适应军事航天对于导航、通讯、火力控制等的需求而发展起来的。由于武器信息化的需求, 军用航空领域对 1553B 板卡的市场需求很大。笔者简要介绍基于 HI6110 芯片的具有 3 个 BM 节点的 1553B 板卡设计方法, 为工程应用提供参考。

1 概述

1.1 1553B 总线简介

1553B 总线的特点是:

- 1) 采用异步方式传送;
- 2) 半双工;

3) 节点控制器按功能分有 3 种: 总线控制器 (bus controller, BC)、远程终端 (remote terminal, RT)、总线监控器 (bus monitor, BM)。总线控制器某个时候只能有 1 个, 控制整个总线的信息传送。远程终端在总线上可多达 31 个, 以 RT 地址区分, 与总线控制器组成传输系统。而总线监控器仅接收记录总线情况, 不参与传输。总线是非争用型的;

- 4) 双总线冗余热备份;
- 5) 传输位速率 1 Mbps;
- 6) 信息传输单元为消息字, 分为指令字、数据

字、状态字, 每字 20 位。

由于采用单一的总线控制器控制总线传送, 1553B 总线系统可以达到很高的实时性。

1.2 HI6110 介绍

HI6110 是 HOLT 公司生产的 1553B 控制器, 具有完整的 1553B 控制器功能, 可作为总线控制器、远程终端、总线监控器使用, 其优点是:

- 1) 封装小, 64 脚 LPCC 封装仅 9 mm×9 mm×0.9 mm, 而 52 脚 PQFP 封装也仅 13.2 mm×13.2 mm×2.32 mm;
- 2) 温度可达 T 档, 为 -55~+125°C;
- 3) 价格便宜, 相比市面上其他的 1553B 控制器, 它的价格比较便宜。

HI6110 的不足之处是: 片上缓存太小, 仅能缓存一个最大的消息, 因此为了使其收发得到及时的响应, 必须有专门的处理器响应处理。但在很多应用场合, 都有处理器进行 1553B 通讯处理, 以解决该问题。

1.3 BM 节点说明

BM 又称监控终端 (monitor terminal, MT), 仅对 1553B 总线进行监控并记录总线活动情况, 不参

与总线活动的应答和控制，仅记录消息数据、时标信息以及总线状态，对于总线信息流只有输入没有输出。

2 板卡功能要求

板卡要求具有如下功能：

- 1) 3 个 BM 节点,每个节点独立监控所在 1553B 总线,存储总线消息,检查总线状态;
- 2) 以 CPCI 接口与外部连接,作为 PCI 设备,通过 PCI 与上位机交换数据;
- 3) 接收上位机命令控制,包括节点的启动、停止、复位以及时间设置和测试命令;
- 4) 具有看门狗功能,能自动从严重故障恢复。

3 硬件设计

图 1 为可以板卡的原理框图。由于 BM 仅监控记录总线运行,对处理器系统的性能要求较低,因而用一个处理器对 3 个节点处理。该板卡通过 PCI 接收来自上位机的指令和控制,并将监控的各个总线信息和状态通过 PCI 上传给上位机。




图 1 板卡原理框图

3.1 处理器设计

处理器选用 AMCC 405EP。该芯片基于 PowerPC 架构,具有很强处理能力,本身具有 PCI 接口功能,既可作为 PCI HOST,又可作为 PCI TARGET。笔者将其作为 PCI 设备接口与上位机相连,本身具有看门狗功能,可将部分内存映射入 PCI 空间,作为信息交互缓冲区。

3.2 HI6110 设计

这里 HI6110 工作于 BM 模式,每个 HI6110 与 FPGA 信号独立连接。

3.3 FPGA 设计

FPGA 为每个 HI6110 提供独立的逻辑控制模块。每个逻辑控制模块的功能结构简要示意如图 2。




图 2 FPGA 逻辑控制模块功能结构简要示意

FPGA 的主要功能概括：

- 1) 建立处理器访问接口;
- 2) 建立访问 HI6110 的接口;
- 3) 根据 HI6110 的信号变化对 HI6110 进行预处理并通告处理器;
- 4) 建立预处理所需的存储空间;
- 5) 消息时标处理;
- 6) 对处理器访问 HI6110 和内部处理机访问 HI6110 进行仲裁。

3.4 FLASH 设计

Flash 与 local bus 相连,为系统提供存储程序所需的空间。

4 软件设计

4.1 软件功能模块

软件功能模块包括系统初始化、HI6110 初始化、FPGA 接口初始化、PCI 接口初始化、上位机命令处理、总线信息接收处理、总线状态检查报告等模块。

- 1) 系统初始化模块:对处理器自身硬件的初始化,包括 CPU、内存、中断控制器、时钟、FLASH、看门狗等的初始化,并建立操作系统。
- 2) HI6110 初始化模块:将 HI6110 芯片作为 BM 节点进行初始化。
- 3) FPGA 接口初始化模块:对 FPGA 的寄存器和缓冲区进行设置。
- 4) PCI 接口初始化模块:对 PCI 接口寄存器和相关内存空间初始化,保证进行与上位机的通信。
- 5) 上位机命令处理模块:处理来自上位机的启动、停止、复位、时间设置、测试等命令,是系统的主控任务。
- 6) 总线信息接收处理模块:接收各节点所在的 1553B 总线消息,并进行时间标记,上传给上位机,接受上位机命令处理模块的控制。